JESD204-Technologie
Nutzen Sie den Vorteil einer codierten SerDes für optimale Synchronisierung und Taktwiederherstellung sowie optimalen DC-Ausgleich mit unseren JESD-konformen Produkten und Designs
Was ist JESD204?
Die JESD204-Technologie ist eine standardisierte serielle Schnittstelle zwischen Datenwandlern (ADCs und DACs) und Logikbausteinen (FPGAs oder ASICs), welche Codierung für SerDes-Synchronisierung, Taktwiederherstellung und DC-Ausgleich verwendet. Unsere JESD-konformen Produkte und Designs unterstützen Sie dabei, die Leistung von Systemen mit hoher Dichte in einer Vielzahl von Anwendungsbereichen für JESD204B und JESD204C erheblich zu verbessern.
Warum sollten Sie sich bei Ihrem JESD204-System für TI entscheiden?
Erzielen geringerer Systemkosten
Unser JESD204 Rapid Design IP für die Verwendung mit unseren Highspeed-Datenwandlern einschließlich der Unterstützung durch unsere JESD204-Fachleute ist kostenlos.
Flexible und einfache Bedienung
Nutzen Sie weniger FPGA-Ressourcen mit vorkonfigurierbarer und optimierbarer Firmware speziell für Ihre FPGA-Plattform, Ihren Datenwandler und Ihren JESD204-Modus.
Sparen Sie Entwicklungszeit
Verkürzen Sie Ihre Entwicklungszyklen mit der Unterstützung unserer erfahrenen technischen Fachleute, damit Sie das IP für Ihre exakten Anforderungen konfigurieren können.
Verkürzen der Entwicklungszeit mit unserer kostenlosen Firmware
Die Schnelldesign-IP JESD204 für FPGAs, die mit Highspeed-Datenwandlern von TI verbunden sind
Die JESD204 Rapid Design IP ist dazu entwickelt worden, FPGA-Technikern einen beschleunigten Weg zu einem funktionierenden JESD204-System zu ermöglichen. Diese IP ist derart ausgelegt worden, dass nachgelagerte digitale Verarbeitung und sonstige Anwendungslogik von den meisten leistungs- und (...)
Design- und Entwicklungsressourcen für JESD204
Highspeed-Datenwandler – Pro-Software
Diese Pro-GUI für Hochgeschwindigkeits-Datenwandler ist ein PC-Programm (Windows® XP/7/10-kompatibel), das entwickelt wurde, um die Evaluierung der meisten Hochgeschwindigkeits-Datenwandler von TI [Analog-Digital-Wandler (ADC) und Digital-Analog-Wandler (DAC)] sowie analoge Frontend-Plattformen (...)
Skalierbares 20,8-GSPS-Referenzdesign für Digitalisierer mit 12 Bit
Mehrkanaliges JESD204B 15-GHz-Taktreferenzdesign für DSO-, Radar- und 5G-Drahtlos-Tester
Mehrkanaliger RF-Transceiver-Referenzdesign für Radaranwendungen
Dieses Referenzdesign, ein 8-Kanal-Analog-Frontend (AFE), verwendet zwei AFE7444 4-Kanal-HF-Transceiver und ein LMK04828-LMX2594-basiertes Clocking-Subsystem, mit dem Designs auf 16 Kanäle oder mehr skaliert werden können. Jeder AFE-Kanal besteht aus einem DAC mit 14 Bit, 9 GSPS und einem ADC mit (...)
Technische Ressourcen
Adaptive Drive Angle Adjust
Ready to make the jump to JESD204B? White Paper (Rev. B)
System Design Considerations when Upgrading from JESD204B to JESD204C (Rev. A)
Support und Schulungen für JESD204
Besuchen Sie unser TE2E™-Design-Support-Forum
Unsere E2E™-Design-Support-Foren sind die Bezugsquelle für Entwickelnde, die sie bei jedem Schritt des Designprozesses unterstützen. Setzen Sie sich mit unseren technischen Fachleuten in Verbindung oder stöbern Sie in Artikeln zum Thema JESD204, damit Sie Ihre Designherausforderungen schnell lösen können.
JESD204B-Videoreihe
Sehen Sie sich unsere JESD204B-Videoreihe an, die die grundlegenden Konzepte im Zusammenhang mit dem JESD204B-SerDes-Standard in Bezug auf Highspeed-Datenwandlerprodukte erläutert.
JESD204-konformen Produkte nach Kategorie entdecken
Takt-Jitter-Cleaner & Synchronisierer
Ermöglichen Sie branchenweit führende Takt-Jitter-Leistung mit unserem Portfolio an stromsparenden Netzwerksynchronisierern und JESD204B-konformen Jitter-Reinigern mit geringstem Jitter.
Highspeed-JESD204-Schnittstellen-ADCs
Entdecken Sie unsere Highspeed-Analog-zu-Digital-Wandleprodukte (Analog-to-Digital Converter, ADC), die den JEDEC-SERDES-Standard JESD204 zur Ausgabe von Highspeed-Daten verwenden.
Highspeed-JESD204-Schnittstellen-DACs
Entdecken Sie unsere Highspeed-Digital-zu-Analog-Wandlerprodukte (Digital-to-Analog Converter, DAC), die den JEDEC-SERDES-Standard JESD204 zur Eingabe von Highspeed-Daten verwenden.
HF-PLLs & Synthesizer
Erzielen Sie extrem geringes Phasenrauschen für hochleistungsfähige Testeinrichtungen, Satelliten, Radar und drahtlose 5G-Systeme.